# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03373867 \*\*Image available\*\*

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

**03-036767** [JP 3036767 A]

PUBLISHED:

February 18, 1991 (19910218)

INVENTOR(s): OKA HIDEAKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

01-172327 [JP 89172327]

FILED:

July 04, 1989 (19890704)

**INTL CLASS:** 

[5] H01L-029/784; H01L-021/205

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1061, Vol. 15, No. 165, Pg. 159,

April 25, 1991 (19910425)

#### **ABSTRACT**

PURPOSE: To obtain a gate insulating film for an insulated gate type field effect transistor with high gate insulating withstand voltage and low interface level density by forming the gate insulating film of the insulated gate type field effect transistor through plasma CVD process using monosilane derivative gas containing at least one element selected from chlorine and fluorine.

CONSTITUTION: A gate insulating film 104 is formed by plasma CVD process using monosilane derivative gas containing at least one element selected from chlorine and fluorine. According to one example of the film forming method, dichlorosilane and oxygen or nitrous oxide are introduced in a plasma CVD device as reaction gas, and substrate temperature is held at 200 deg.C-450 deg.C and a high frequency voltage is applied to decompose the gas to form the oxide film. In addition to this, the film formation carried out by mixing hydrogen chloride with monosilane or monosilane derivative leads to the same effect.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008587335

\*\*Image available\*\*

WPI Acc No: 1991-091367/199113

XRAM Acc No: C91-039183 XRPX Acc No: N91-070525

Mfr. of insulated-gate FET - by forming gate insulation film by plasma CVD using mono-silane deriv. gas contg. chlorine or fluorine NoAbstract

Dwg 1/2

Patent Assignee: SEIKO EPSON CORP (SHIH ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No

Kind Date Applicat No

Kind Date

Week

JP 3036767

Α

19910218 JP 89172327

Α

19890704 199113 B

Priority Applications (No Type Date): JP 89172327 A 19890704

Title Terms: MANUFACTURE; INSULATE; GATE; FET; FORMING; GATE; INSULATE; FILM; PLASMA; CVD; MONO; SILANE; DERIVATIVE; GAS; CONTAIN; CHLORINE; FLUORINE; NOABSTRACT

Index Terms/Additional Words: FIELD; EFFECT; TRANSISTOR; CHEMICAL; VAPOUR; **DEPOSIT** 

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/20; H01L-029/78

File Segment: CPI; EPI

### 訂正有り

#### ⑩日本国特許庁(JP)

### 母 公 開 特 許 公 報 (A) 平3-36767

®Int.Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)2月18日

H 01 L 29/784 21/205

7739-5F 9056-5F

H 01 L 29/78

311 G

審査請求 未請求 請求項の数 3 (全6頁)

**9**発明の名称 半導体装置の製造方法

②特 頭 平1-172327

20出 顧 平1(1989)7月4日

70発明者 岡

秀明

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑩出 顋 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎

外1名

明細書

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- 1 ) 絶縁ゲート型電界効果トランジスタのゲート 絶縁度を、塩煮もしくは卵素のうちの少なくとも 一方の元素を含むモノシラン誘導体ガスを用い、 プラズマCVD法で形成したことを特徴とする半 導体装置の製造方法。
- 2)絶縁ゲート型電界効果トランジスタのゲート 絶縁膜を、少なくとも塩化水素を用い、プラズマ CVD法で形成したことを特徴とする半導体装置 の製造方法。
- 3) 前記地段ゲート型トランジスタのチャンネル領域の少なくとも一部が非単結晶半導体であることを特徴とする簡求項1又は請求項2記載の半導体装置の製造方法。
- 3. 発明の評擬な説明

〔歳葉上の利用分野〕

本発明は、半導体装置の製造方法に係わり、特

に、 絶縁ゲート型電界効果トランジスタのゲート 絶縁膜の形成方法に関する。

#### [従来の技術]

近年 三次元ICや、大型で高解像度の液晶表で消水がや、高速で高解像度の密容型イメでで高解像度の物容型イメでで高速を変して、低度の密容型を表して、低度の変し、低度を形成する技術が重要を提供を表して、大型であるため、(1)安価ながあるとない。(2)三次元ICを表して、大型の対象を表して、では、大型の関連があり、CVD法等で低温で酸化膜を形成する技術が検討されている。

#### [発明が解決しようとする課題] …

ところが、健来の C V D 法で形成した酸化膜は、ゲート絶縁財圧が低く、 界面準位密度が高い等の問題があり、 実用レベルの常子を安定して形成することが困難であった。 そこで本発明はこの様な問題点を解決するものであり、 その目的とするところは、ゲート絶縁財圧が高く、 界面準位密度が

低い絶縁ゲート型電界効果トランジスタ用のゲー ト絶縁膜の形成方法を提供するところにある。

[課題を解決するための手段]

本発明の半導体装置の製造方法は、・絶縁ゲート 堅電界効果トランジスタのゲート 絶縁顕を、 塩素 もしくは弗素のうちの少なくとも一方の元素を含 むモノシラン誘導体ガスを用い、 プラズマ C V D 法で形成したことを特徴とする。

更に、 絶縁ゲート型電界効果トランジスタのゲート 絶縁膜を、 少なくとも塩化水素を用い、 ブラズマ C V D 法で形成したことを特徴とする。

#### [実準例]

第1図は、本発明の実施例における半導体装置の製造工程図の一例である。 尚、第1図では半導体素子として薄膜トランジスタ(TPT)を形成する場合を例としている。

第1回において、(a)は、ガラス、石英等の 絶録性非晶質基板、もしくはSi○₂等の絶縁性非 晶質材料層等の絶縁性非晶質材料101上にシリコン 暦102を形成する工程である。 成数条件の一例とし

又、プラズマCVD法で形成した場合は、例えば、成原時の基板温度によって以下に述べるような違いがある。

(1)基板温度が室温~150℃程度の比較的 低温で成簇した膜は、 腹中に多量の水素を含む非 品質シリコンになるが、200~300℃程度で 成膜した膜と比べてより低湿の熱処理で膜中の水 素を抜くことが出来る。 熱処理条件の一例を以下 に述べる。 ブラズマCVD反応室内で成膜後の非 **贔屓シリコン膜に第一のアニールを行う。 成膜道** 皮が低い非晶質シリコン膜はポーラスな膜である ため、成膜後そのまま大気中に取り出すと裏中に 酸素等が取り込まれ暮く、 膜質低下の原因となる が、大気中に取り出す前に適切な熱処理を行うと 展の森密化が成され、 酸素等の取り込みが防止さ れる。 熱処理選皮は300℃以上が望ましく、 4 00~500℃程度まで進度を上げると特に効果 が大きい。 隣、 無処理温度が300℃未満であっ ても熟処理による質の緻密化の効果はある。 但し 真空を破らずに遮視してアニールを行う場合は第

第1回(b)は、該シリコン暦102を熱処理等により結晶成長させる工程である。 熱処理条件は、工程(a)のシリコン層の成膜方法によってその最適条件が異なる。

例えば、LPCVD法で成膜した場合は、550℃~650℃程度で2~50時間程度窒素もしくはAr等の不活性ガス雰囲気中で無処理することで多結晶シリコン関103が形成される。

ーのアニールを省くこともできる。

就いて、 第二のアニールを行う。 低い成膜温度 で形成された非晶質シリコン膜は550℃~65 0℃程度の比較的低温の熱処理を数時間~40時 関程度行なうと、水素の脱離と結晶成長が起こり、 糖品粒径 I ~ 2 μm 程度の大粒径の多結晶シリュ ンが形成される。 尚、 第一のアニール及び第二の アニールとも所定のアニール温度まで昇温する際 に短時間で急激に温度を上昇させるのは好ましく ない。その理由は、温度を上昇するにつれて(特 に、 300℃を越えると)膜中の水衆の設蔵が起 こり、昇温速度が急速であると膜中に欠陥を形成 し届くなる。 場合によってはピンホールができた り、 涙が胸離することもある。 少なくとも300 で以上の温度では20℃/分よりも遅い昇温速度 (5℃/分よりも遅い昇温速度が特に覚ましい) で温度を徐々に上昇すると膜中の欠陥は少なくな る。尚、昇温方法の詳細は後述する。

(2)基板選度が150℃~300℃程度で成 膜した膜は、上述の低温で形成した非晶質シリコ

(3) 基板温度が300でを超えると膜中の水 索量はさらに減少するが、550で~850で程 度のアニールでは水素の脱離が超こり難くなるため、前記温度よりもより高い温度での熱処理が重 要となる。尚、基板温度が500で程度以上で形成した膜を固相成長した場合は、<110>もしくは<100>に配向した多結晶シリコンが得ら

場合は、上述のような資温にさらすことはできな いため、エキシマレーザ等の短波長光を反射する ことで半導体の表面層近傍のみを上述の温度まで 昇温させ、 半導体層と基板界面近傍は800℃程 度以下になるように、 騒射強度及び騒射時間を長 適化することが重要である。 一例としては、 Xe C1エキシマレーザ (波長 308 nm)を用い、 照射強度 0. 1~1. 0 Jンcm 8程度で1~1 0 パルス (1 パルス 数十n s) 照射する等の条件 が上述の条件を満たす。尚、レーザを照射した際、 半導体層と基板の界間が600℃程度以下であれ は、 半導体層の表面を搭融させる条件の方が、 半 導体表面層の結晶性が良好となり好ましい。 特に 該表面層は反転磨が形成される領域であるため、 表面層の結晶性向上は、トランジスタ特性の向上 につながる。 その他の熱処理方法としては、 アニ ール炉で選素者しくはAF等の不活性ガス雰囲気 中で、例えば850℃ならば1時間程度、100 0℃ならば10~20分程度熱処理する方法、ハ ロゲンランプ・アークランプ・赤外線ョンプ・キ

れる為、TFTの界面準位密度の低減や電界効果 移動度の向上等の効果がある。

第1図(c)は、工程(b)より高い所定の熱 処理程度で該多結晶シリコン暦103を熱処理するエ 程である。 尚、 工程 ( c ) は、 省くこともできる が、 精晶化率を向上させる為に、 重要な工程であ る。 工程(b)で園相成長法で結晶成長させた多 箱品シリコン暦 103の 結晶化率は必ずしも高くない。 特に、 LPC V D 法で 5 0 0 ℃ ~ 5 6 0 ℃ 程度の 比較的低温で形成したシリコン膜(非晶質シリコ ン、若しくは非晶質相中に微少な結晶領域が存在 する 成結晶シリコンになっている。 )を 熱処理で 閩柏成長させた場合は、その結晶化率は、50% ~70%程度と低い。 そこで、 工程(c)で工程 (b)より高い温度で熱処理することで、 該多結 品 シリコン暦の末結 晶化領域を結晶化させる工程 を設けることが重要となる。 その結果、 結晶化率 そ99%以上に高めることができる。 熱処理温度 としては、 700℃~1200℃程度の間に最適 低が存在する。 但し、 基板としてガラスを用いた

セノンランプ・水銀 ランプ等を用いたランプアニ ール、 A r レーザ・H e - N e レーザ等を用いた レーザアニール等もある。

第1間(d)は、ゲート絶縁以104を、塩素もし くは弗索の内の少なくとも一方の元素を含むモノ シラン誘導体ガスを用い、 プラズマCVD法で形 成する工程である。 従来の常圧CVD法で形成し た酸化原は、 絶縁附圧が低く、 Si/SiOュの界 節準位密度も高く、 実用レベルの酸化膜を安定し て形成できなかった。 しかし、 ジクロロシラン等 の塩素もしくは弗素の内の少なくとも一方の元素 を含むモノシラン誘導体ガスを用い、 プラズマC VD法で成膜することで、 良質の酸化膜を低温形 成できることが、 我々の検討の結果明らかとなっ た。 成膜方法の一例としては、 プラズマCVD装 歴に、反応ガスとして、 ジクロロシラン HzClz)及び酸素もしくは亜酸化塩素(NzO) を導入し、基板温度200℃~450℃程度に保 ち、 高周波を印加しガスを分解し、 酸化膜を成膜 する等の方法がある。 尚、 ジクロロシランの代わ

りに、モノクロロシラン(SiH;C1)、 三塩化 シラン(SiHCl<sub>3</sub>)、四塩化珪素(SiCl<sub>4</sub>) . モノフルオロシラン(SiHュF)、 ジフルオロ シラン(SiHュFュ)、 トリフルオロシラン (S i H F → )、 四弗化珪素 (Si F → )等の、 塩素も しくは弗累の内の少なくとも一方の元素を含むモ ノシラン誘導体ガスを用いてもよい。 また、これ らのガスの内の複数を混合して用いてもよいし、 モノシランとこれらのガスを選合して用いてもよ い。 そのほかに、 モノシランもしくはモノシラン 誘導体ガスに塩化水素(HC1)を混合して成膜 しても同様の効果がある。 また、 ジクロロシラン 等のモノシラン誘導体ガスもしくは塩化水常等と モノシランを混合した場合、 その混合比を時間と 共に変化させる方法も有効である。 即ち、 成膜関 始時は、ジクロロシラン等のモノシラン誘導体ガ スもしくは塩化水素の比率を高くし、時間と共に モノシランの比率を高くする等の方法があり、 絶 縁起圧を高くし、 昇面準位密度を低くするという 効果がある。その理由は、以下のように推測され

第1図(e)は、半導体素子を形成する工程で ある。 尚、第1図(e)では、半導体素子として TFTを形成する場合を例としている。 堅におい て、 104はゲート絶縁膜、 105はゲート電極、 108は ソース・ドレイン領域、107は層間絶縁膜、108は コンタクト穴、 109は配線を示す。 TFT形成法の 一例としては、ゲート電極を形成後、ソース・ド レイン領域をイオン注入法、 熱拡 飲法、 プラズマ ドーピング法、 イオンシャワードーピング法等で 形成し、 層間絶縁膜をCVD法、スパッタ法、ブ ラズマCVD法等で形成する。 さらに、鉄層間地 縁原にコンタクト穴を関け、 配線を形成すること でTFTが形成される。 基板としてガラスを用い た場合のソース・ドレイン領域の形成方法は、 イ オン注入法でB、 P等の不頼物を打ち込んだ後、 6.00℃程度の低温で数時間~数十時間熱処理す ることで不純物の活性化を行う方法の他、 イオン シャワードーピング法、 プラズマドーピング法等 が有効である。

本発明は、従来の熟酸化法やCVD法に代わり、

る。 成原時に塩余もしくは弗柔等の元素を含むモ ノシラン誘導体ガスもしくは塩化水素の比率を高 めることで、シリコン暦102上の自然酸化膜や有機 物・金属等の汚染物質を除去しつつ、酸化膜を成 膜することで、 昇頭準位密度を低減することがで きる。 続いて、 モノシランガスの比率を高めるこ とで、 膜中に混入する塩素や弗業の量を低減させ、 絶縁耐圧の高い良質の酸化膜を形成することがで きる。 第2図(a)及び第2図(b)にガス流量 のタイムチャートの機略図を示す。 第2図におい て、 201はモノシランガスの流量を、 202はジクロ ルシランガスの流量を示す。 第2囚(a)では、 成膜開始時にはジクロロシランが100%であり、 時間と共に、 ジクロロシランの流量を減らし、 モ ノシランの流量を増やす場合を示している。 また 第 2 図( b )ではガス流量をステップ的に変える 場合を示している。 偽、ガス流量のタイムチャー トは第2図に限定されるものではなく、 成膜閉始 時にジクロロシラン等のシラン誘導体ガスもしく は塩化水素等の比率を高くする点が重要である。

プラズマCVD法で低温で良質の酸化酸を形成で きる点が重要である。 以下にその辞稿を述べる。 従来のCVD法では、 前述の通り絶縁附圧が低く、 Si/SiOz界面準位密度が高く、 実用レベルの 酸化膜を安定して形成することができなかった。 又、 熱酸化法は、 900℃~1200℃程度の高 湿プロセスであるほか、 多結晶シリコン上では、 絶縁耐圧が3~4MV/cm程度と低いという問 題があった。 しかし、 本発明によるプラズマCV D法で形成した酸化膜は、 熱酸化法で形成した膜 よりも絶縁耐圧が向上し、7~8MV/cm程度 になることが明らかとなった。 その理由は、 多舘 品シリコンを熟酸化した場合は、 結晶粒界に沿っ て酸化が進み易いため、 酸化腹が突起状になり電 界集中が起こり易い。 一方、 プラズマCVD法で 酸化膜を低温形成した場合は、 結晶粒界に沿った 酸素の拡散がほとんどなく、 上述のような電界集 中が起こり難いため、 絶縁耐圧が向上するものと 考えられる。 更に、 結晶粒界に沿った酸化は、 結 品粒界部に高い電位障壁を形成するため、 TFT

の電界効果移動度を低下させる原因ともなっていたが、本発明による酸化膜を用いた場合は、結晶粒乳部に沿った酸素の拡散が殆ど無く、粒乳部の電位障壁を低くできる為、電界効果、動度が大きく向上するという効果もある。更に、ジクロロシラン等のシラン誘導体ガス、もしくは塩化水素等を用い、シリコン層102上の自然酸化原や有機物・金属等の汚染物質を除去しつつ、酸化膜を成蹊することで、界面準位密度を低減することができる点も重要である。

又、本発明に基づくプラズマCVD法による取 化膜は、450℃程度以下の低温で成膜できるため、安価なガラス基板を用いた低温プロセスに応 用することもできる。

為、第1図の実施例では、ジクロルシラン等のシラン認等体ガスを用いて、プラズマCVD法で酸化額を形成する場合を示したが、本発明はこれに限らず、上述のガスを用いて、CVD法、BCRープラズマCVD法、光CVD法等で酸化膜を形成しても、絶縁耐圧が高く、界面単位密度の低

た場合、その傾向がより顕著になる。そこで、チャンネル傾域に10<sup>13</sup>~10<sup>13</sup>/cm³程度の不純物をドープすると、Vthのシフトを抑えることができる。例えば、第1箇において、ゲート電征を形成する前に、イオン注入法等でB(ボロン)等の不純物を10<sup>11</sup>~10<sup>13</sup>/cm®程度のドーズ型で打ち込む等の方法がある。 特に、ドーズ量が前述の値程度であれば、アチャンネルトランジスタ共オフ電流が最小に分ように、Vthを削御することができる。 従って、CMOS型のTFT素子を形成する場合においてもPch、Nchを選択的にチャンネルドープせずに、全国を同一の工程でチャンネルドーブせずに、全国を同一の工程でチャンネルドーブせずに、全国を同一の工程でチャンネルドーブすることもできる。

商、本発明は、第1図の実施例に示した様に、 高性館なpoly-SiTFTを低温で形成できる大きなメリットがあるが、これに取らず、単結品シリコン上のゲート絶縁度、多結晶シリコン・ 徴結品シリコン・非晶質シリコン等の非単結品シ リコン上のゲート絶縁膜等を低温形成する際、極 い酸化脲を形成することができ、 極めて有効である。

本発明に基づく半導体装置の製造方法を用い、低温プロセスで形成した多結品シリコンTFT(Nチャンネル)の電界効果移動皮は、150~200cm²/V・sec程度であり熱酸化法で形成したTFTよりも優れた特性が得られた。

さらに、前記TFT製造工程に水素ガスもしくはアンモニアガスを少なくとも含む気体のブラズマ雰囲気に半導体素子をさらす工程等を設け、前記TPTを水素化すると、 結晶粒界に存在する欠陥密度が低減され、前記電界効果移動度はさらに向上する。

また、チャンネル領域に不純物をドーピングして、 Vth (しきい領電圧)を制御する手段も復めて有効である。 固相成長法で形成した多結晶シリコンTFTでは、 Nチャンネルトランジスタがデブレッション方向にVthがシフトし、 Pチャンネルトランジスタがエンハンスメント方向にシフトする傾向がある。 又、 上記TFTを水業化し

めて有効な製造方法となる。 又、 本発明はTFTに 照らず、 絶縁ゲート型半導体索子全般に応用できる。 更に、 本発明の酸化族はゲート絶縁膜以外にも、 層間絶縁膜・バッシベーション膜等にも用いることができ、 絶縁耐圧が高い絶縁膜を低温形成できるという大きなメリットがある。

#### [発明の効果]

#### 特開平3-36767(6)

費の形成方法は低温プロセスであるため、基板として安価なガラス基板を用いることも可能である。 三次元ICにおいては下層部の素子に基影響(例えば、不純物の再分布等)を与えずに上層部の素子を形成することもできる。

また、本発明は、第1図の実施例に示したTF T以外にも、絶縁ゲート型半導体素子全般に広用 できる。

#### 4. 図面の簡単な説明

第1図(a)~(e)は本発明の実施例における半導体装織の製造工程図である。

第2回(a)及び第2回(b)はガス液量のタイムチャートの振略回である。

102・・・ シリコン層

103・・・ 多結晶シリコン暦

104 ・・・ ゲート絶縁膜

105 ・・・ ゲート電極

106・・・ ソース・ドレイン領域


109 · · · 配益

201・・・・モノシランの流量


202・・・ ジクロルシランの液量


以上

出頭人 セイコーエブソン株式会社 代理人弁理士 鈴木喜三郎(他1名)



第1図





第 2 図 (b)